Организация ЭВМ и систем


Центральное устройство управления микропрограммного типа - часть 3


Рис.3.7. Обобщенная структура БМУ

С точки зрения физической реализации управления МПП делится на два вида: память с постоянно записанной информацией и память, допускающая перезапись информации. Память с постоянно записанной информацией (ПЗУ) работает только на чтение информации и, как правило, является более быстродействующей и простой по управлению, нежели память с перезапи­сью. В то же время память, допускающая перезапись, предоставляет больше дополнительных возможностей для повышения эффективности работы про­цессора за счет постоянного совершенствования алгоритмов выполнения операций.

Таким образом, использование в составе центрального устройства управления БМУ приводит к двухуровневому принципу управления процес­сом обработки данных. Первый уровень — это система команд ЭВМ (про­граммное управление), второй — микропрограммное управление. Возникает задача организации перехода от одного уровня к другому. На рис. 3.8 приве­дена упрощенная структура процессора, в котором решается эта задача. По содержимому счетчика адреса команд (СЧАК) из памяти программ (кэш­памяти) выбирается команда и записывается в регистр команд (РК). Код опе­рации из РКОП подается на дешифратор начального адреса (ДШНА), кото­рый на выходе формирует адрес первой микрокоманды микропрограммы, со­ответствующей данному коду операции. ДШНА реализуется на ПЗУ или ПЛМ (программируемой логической матрице). Под управлением микроко­манд выполняются все последующие действия. Адрес операнда из РА пере­дается в память данных, осуществляется выборка операнда и занесение его в регистр общего назначения (СОЗУ) или в АЛУ. В АЛУ выполняется опреде­ленная микропрограммой операция, результат записывается в РОН или па­мять данных.

Анализ аппаратурной (схемной) и микропрограммной реализации уст­ройства управления указывает на зависимость стоимости управления от величины набора команд и их сложности. Для сокращенного набора простых команд выгоднее использовать схемное управление, что и реализуется в RISC-процессорах.


- Начало -  - Назад -  - Вперед -